淺談整合式負載切換與電源消耗優化

Phillippe Pichot
編譯:柳林緯

在可攜式電子產品當道的今天,要如何讓各式各樣的負載在不同的使用情境中,給予該有的電力和切換管理,並避免可能的漏電損耗,將是今後可攜式電子的電源管理中極為重要的一環。

在各種終端裝置陸續採用負載切換器(load switches)的今天,包括:行動電話、可攜式消費性電子產品、筆記型電腦、以及各式各樣的可攜式電子產品,在開發過程中也都從善如流地將負載切換器列入考慮。因此,在當今的電源管理架構中,負載切換器可說是重要的一環,乃因其負擔了從單一穩壓電源的配送,到關閉毋須使用的周邊(如:數位相機模組、無線區域網路WLAN模組、SD記憶卡插槽、LCD液晶顯示器等)等諸多工作,並且限制電流的耗損,以優化系統的電源消耗表現。本文將點出負載切換對於可攜式電子產品的重要性,並檢視傳統的解決方案的種種限制,最後講述新興的整合解決方案所能為設計人員帶來的優化助益。

提升系統的整體電力預算表現
在眾多新穎的可攜式產品設計中,總需要提供不同的電源電壓(power rails)來讓各式各樣的周邊能得以運作。而若要關閉或啟動這些周邊時,就需要切換其所需的電源電壓。當關閉不需要用到的周邊時,設計人員就必須讓系統花在周邊的電力流失降到最低,以提升系統的整體電力預算(power budget)表現。一般最可能的作法,要不就是使用負載點(POL:point-of-load)元件,如直流對直流轉換器(DC/DC converters),要不就是使用低電壓損耗(LDO:low drop out voltage)穩壓器。此時,只要透過啟動接腳(enable pins)來關掉不需要用到的電源電壓即可。然而,這樣的作法雖然條理分明,但卻讓元件數量為之提升,不僅會影響產品的體積和電路板的佔板面積,甚至會增加裝置產品的整體成本。
另一種可能的作法,則是使用簡單的負載切換器。這種方式一般看來頗為受用,因為其性能表現幾乎和前法相同,但卻能省下不少占板面積和元件成本,畢竟這些切換器遠比直流對直流轉換器來得小而且便宜。

場效電晶體負載切換器
負載切換器大都由P通道(p-channel)金屬氧化物半導體場效電晶體(MOSFET)所組成,或者是透過NMOS電晶體來控制PMOS電晶體的閘極來完成。理想上,設計人員會希望從負載切換器輸出到負載的電壓是等於輸入電壓,然而,事實上卻會因為各種寄生效應(parasitic effects)而讓輸出受到影響或因此有所變化。
在設計負載切換解決方案時,有幾項重要的參數需要注意,分別是:
◎ rON:導通場效電晶體(pass FET)汲極到源極之間的導通阻抗(on-state resistance)
◎ tRISE:切換時的上升時間(rise time)
◎ VIH/VIL:切換時的控制臨界點(control thresholds)
◎ ICC and ISHUTDOWN:靜態電流(quiescent current)和關閉電流(shutdown current)
◎ Quick Output Discharge feature:快速輸出放電功能
其中最關鍵的參數,莫過於切換器的導通阻抗,而這將影響設計時在切換器兩端產生的壓降。對於開發一項新的負載切換器來說,這點是非常重要的。設計人員必須不斷提醒自己,要隨時掌握系統的最大可接受壓降損耗(maximum acceptable dropout)範圍,以滿足特定的應用規格(電壓、電流)。這可透過公式簡單算出,
其中V是壓降電壓大小,rON是通過場效電晶體時所產生的導通阻抗,而I則是通過切換器的電流量。

V = rON x I

以下的例子中,系統可允許的最大壓降是0.026V。
因此,切換器的導通阻抗就必須小於130mΩ。
rON = V / I = 0.026 / 0.2 = 130mΩ
而且在全部的溫度範圍中其輸入電壓(VIN)為1.2V。

在PMOS電晶體中,其rON會受到輸入電壓的大小所影響。如一般的rON阻抗曲線(rON curve)所示,切換器的導通阻抗在輸入電壓下降時會有所增加。因此,設計人員必須要仔細修正其所選用的切換器,以俾使其所需的電壓電流值能達到如當初的預期。

湧浪電流(inrush current)
設計人員必須注意的另一個重要參數,就是當切換器啟動時所產生的湧浪電流(inrush current)。要是切換器開啟時控制失當的話,大量的湧浪電流將會湧現,並在切換器上產生壓降,此時將對整個系統產生致命的衝擊。

湧浪電流的計算公式如下:
I = C LOAD x dV/dt

假使以此例來計算:
負載電容C LOAD=1μF;V = 3V

若上升時間為1μS,則此時的湧浪電流將可高達三安培(3A)。
要降低湧浪電流,最簡單的方法就是減緩切換器的上升時間。這時候只要讓輸出電容的充電速度降低,並減少電流峰值即可。如果以上述例子來計算,把上升時間拉長到200μS,則湧浪電流只有15mA而已,這樣的數字顯然可以接受。
除此之外,當切換器從開啟的狀態進入到關閉的狀態時,有些設計人員不希望該電源電壓仍懸在那裡而浮動著(rail floating),因此,當切換器關閉時便會使用額外的電晶體來讓輸出快速放電。

離散式半導體的解決方案
負載切換器使用在許多應用產品上,過去以來都是採用離散式半導體(discrete semiconductors)的組合(包括:PMNOS、NMOS、電容器、以及電阻等)來完成。在這樣的電路中,PMOS負責電源切換(即pass FET),其閘極由一固定的N通道MOS(NMOS)所控制。在邏輯高電位(logic high)時,藉由NMOS的控制,把PMOS的閘極接地,當邏輯低電位(logic low)時,則關閉NMOS,並且關掉切換器,而為了讓PMOS閘極能連接到源極,則必須透過外加的提升電阻(pull up resistor)。
至於PMOS的規格大小,則取決於所期望的rON值,若是希望能有較低的壓降,就得使用較大尺寸的PMOS電晶體,而要是只需處理較小的電流,此時使用小尺寸的PMOS便可。另外,如果想要控制PMOS電晶體的斜率(slew-rate),也就是所謂的上升時間,則要注意到其所搭配的電阻電容組合(resistor-capacitor network),以掌握其RC時間常數(RC time constant)。
值得一提的是,要讓導通場效電晶體的輸入電壓能維持在比輸出電壓還高的條件下,否則輸入電壓將會被PMOS本身「本體二極體」(body diode)所箝制住,並導致大量的電流從輸出端倒灌回輸入端。

LDO(低電壓損耗)的解決方案
儘管採用離散式半導體的作法,可說是最具彈性的解決方案,但從整體尺寸大小的觀點來看,這樣的作法並非是最適當的方式。尤其在需要低電源電壓的應用上,根本不容許切換器所可能產生相對來得大的壓降。大部分的設計中,具有低導通電阻rON的PMOS,其尺寸至少都是5mm2的大小,或者採用最昂貴的可以小到1.5mm2,而標準的NMOS則為2.5mm2左右。如果再加上一些電阻和電容,則整個解決方案的尺寸將至少是6.5mm2,甚至會到達10mm2以上,端視其所選用的封裝而定,這還不包括擺放時所需的相關空間。
另一種解決方案的作法,是使用LDO(低電壓損耗)設計,這種很有意思的作法乃因其採用了單一的小型封裝。然而,LDO在低壓系統中卻有其與生俱來的缺點。一般設計中可以負擔的LDO,其壓降範圍約為100mV至200mV之間,這對於低電壓的應用來說顯然不適用。以一般的範例來看,由於LDO的壓降遠高於系統所能允許的最大壓降,故使得LDO無法勝任這樣的切換工作。甚至在某些環境中,LDO約在50μA左右的消耗電流,也讓此成為另一個不受歡迎的理由。

整合式負載切換器
除了LDO和先前提到的解決方案,最接近於理想的作法則是使用將所有離散式功能設計給兜在一起的整合式負載切換器(integrated load switch)。舉例來看,像是德州儀器(TI:Texas Instruments)公司所推出的TPS22901或TPS22902元件,就是專為注重電源管理的可攜式電子產品所設計出的解決方案。該等元件整合了所有離散式負載切換器的主要功能,並將其融入到單一晶片(single die)中,讓使用者享受到最具性能與彈性的設計。
這種先進的整合式負載切換器一般都提供了以下功能訴求:
◎超低導通電阻的P通道導通FET:Ultra-low rON pass P-channel FET
◎ 毋須外加元件就可內部控制其斜率:Internally controlled slew rate without external components
◎ 低臨界控制輸入:Low threshold control inputs
◎ 超小封裝尺寸:Ultra small packaging
◎ 低於一微安培的靜態電流與關閉電流:< 1μA quiescent and shutdown current ◎ 內建輸出放電電晶體:Output discharge transistor 由於影響晶片尺寸的主要因素是其導通電阻,設計人員可以視其應用需求,選用不同導通電阻值rON的元件,以滿足其成本的考量。 而之所以要採用整合式負載切換器,其最重要的好處就在於解決方案的尺寸大小。正如同先前所提到的,離散式設計將會佔據至少6.5mm2的空間,而整合式設計的TPS22901這種新穎的元件解決方案,其晶圓等級的封裝(wafer chip scale package)只有0.64mm2而已,少說省了十倍以上的空間。 消費不倦拼經濟的整合設計
另一項值得一提的好處,則是使用容易。在離散式之設計中,使用者需要選定五個元件來組成整個電路。而整合式設計則非常簡單,一下子就可以輕易完成。甚至最近,當切換器關閉時,不希望電源電壓懸置著的使用者,可以利用整合式解決方案所提供的快速放電功能,幾乎不需花費任何額外的成本,就可以讓電源電壓輸出路徑的放電工作輕鬆得到抒解。
總之,在面對可攜式電子產品錙銖必較的電源環境,使用整合式負載切換器,來讓電池的消費電力不覺疲倦,而且讓使用者倍感電力消耗經濟實惠,可說是今後在電源管理環境上所值得注意的作法。而如何徹底地達成此等「消費不倦拼經濟」的電源管理使命,將是今後設計人員們,在導入整合式負載切換器時,所必須努力的課題。

譯註:關於文中所提到的主題,本刊先前也曾有相關報導,如:「如何選擇一個適當的鋰離子與鋰聚合物電池充電器」(二○○六年九月號)等文。

作者簡介:Philippe Pichot,具有法國里爾(Lille, France)高等電子與數位技術學院(ISEN:Institut Superieur D’Electronique du Nord)電子工程碩士學位(MSEE),係於德州儀器(Texas Instruments)公司擔任類比、USB及負載切換產品線策略行銷開發主管,該公司總部位於美國德州達拉斯,網址為:http://www.ti.com/,其中文網址則為:http://www.ti.com.tw/。原文標題:Optimize Power Consumption in Portable Electronics Using Integrated Load Switches。

譯者簡介:柳林緯,係本刊特約撰述,為資深電子資訊媒體新聞工作者。

發表迴響

Copy Protected by Chetan's WP-Copyprotect.